Делитель частоты для ГПД Р107М

Предлагаемый делитель отличается от известного (Бабий UT5UVE) наличием развязки основной схемы от ГПД, электронного коммутатора для выбора нужных делителей, уменьшением помех и достаточно равномерной амплитуды выходного сигнала.

Сигнал с выхода ГПД поступает на буферный каскад VT1 (рис.1), собранный по стандартной схеме на полевом транзисторе КП303. Второй каскад VT2 обеспечивает усиление сигнала и дополнительную развязку, построение схемы стандартное. Первый узел приставки заканчивается формирователем D1.1, преобразующим аналоговый сигнал в меандр. Основным узлом приставки является делитель частоты на элементах микросхемы D2. Электронный коммутатор (идея Белянского) собран на элементах D1.3, D3.1, D3.2.

При промежуточной частоте 8,864 Мгц, ставшей стандартом в самодельной аппаратуре, делители выключены в диапазонах 28, 25, 10 и 7Мгц. В диапазонах 21, 18, 3,5 и 1,8 Мгц работает только первый делитель частоты D2.1. Оба делителя работают только в диапазоне 14 Мгц. Такой алгоритм работы обеспечивает наименьший уровень помех от приставки и получение более качественного сигнала на передачу.

ГПД, верньер (1:40) и печатная плата приставки помещены в корпус из листовой стали 100*150*200. Пассивная термостабилизация обеспечивается поролоном, заполняющим все свободное пространство корпуса (К. Пинель)

Приставка испытывалась в течение 3 месяцев совместно с основной платой Тарасова (UT2FW) на радиостанции RZ4NXF и показала хорошие результаты при проведении как обычных так и цифровых связей.

Дополнительно мы проверили идею PA0KSB о цифровой FLL стабилизации частоты. Собранная схема (QEX 2/96) обеспечивала удержание частоты в пределах 10 Гц в течение нескольких суток.

Алексей Вахрушев (RW4NE)
Валерий Кутергин (RZ4NXF)
г. Киров

Делитель частоты, приставка к ГПД от радиостанции Р107м

Довольно часто в своих конструкциях радиолюбители применяют ГПД от радиостанции Р107м. Хороший, довольно стабильный ГПД, но выдает частоты от 30мГц до 60мГц, поэтому приходится применять делители частоты на основе цифровых микросхем. Вот тут и возникают сложности. Дело в том, что на выходе ГПД, при изменении частоты от 30 до 60мГц меняется амплитуда сигнала от 1,5 до 0,8В.. При таких колебаниях уровней далеко не все микросхемы обеспечивают деление частот.

Вашему вниманию предлагается довольно простое решение вопроса с применением одной микросхемы 74АС161. Идея не нова, используется многими радиолюбителями, но начинающим конструировать будет полезно. 74АС161- аналог микросхемы 555 ИЕ10, но значительно превышающий ее по качеству. Лучше всего применять микросхемы импортного производства. Получился хорошо работающий делитель с коэффициентом деления на 2;4;8;16. Ток, потребляемый микросхемой, не более 20мА.

В приставке, для фильтрации и улучшения формы сигнала используются 3 ФНЧ. Затухание, вносимое фильтрами не более -5db. Эмитерный повторитель на биполярном транзисторе VT1 обеспечивает согласование с нагрузкой.

Расчеты ФНЧ выполнены для применения в трансивере с ПЧ 8.867,238кГц. Используемые коэффициенты деления микросхемы 74АС161 К= 2; К= 4; К= 8.

Печатная плата разработана в программе SprintLayout 4.0 с расчетом на установку в коробочку от телевизионного селектора каналов СК-М-24

Кир Пинелис (YL2PU),
г. Даугавпилс, Латвия

Гетеродин трансивера выполнен на базе промышленного УКВ генератора (узел А12) и делителя частоты с переменным коэффициентом деления (узел А8-1). Перед подачей в смеситель трансивера сигнал предварительно фильтруется в узле А8-2. Для обеспечения высокой стабильности частоты гетеродина при работе цифровыми видами связи в трансивере применена система стабилизации частоты FLL (frequency-locked loop), узел А10.

Узел А12 — генератор плавного диапазона от КВ-УКВ радиостанции Р-107М. Его принципиальная схема приведена на рис. 15. Диапазон рабочих частот генератора — 30,15. 63,7 МГц. Генератор представляет собой герметичный узел, вскрывать который и производить какие-либо изменения в его схеме не рекомендуется, чтобы не нарушить его частотно-временные характеристики.

Уход частоты ГПД, установленного автором в трансивере, с применением пассивного термостатирования, не превышал 50 Гц на любой частоте после 15-минутного прогрева.

Схема узла А8-1, делителя с переменным коэффициентом деления показана на рис. 16. Сигнал от генератора Р107М поступает на вход формирователя, выполненного на транзисторах VT1, VT2 и микросхеме DD1. Первый элемент микросхемы D1.1 работает в линейном режиме как усилитель.

С формирователя сигнал поступает на микросхемы DD2 и DD3 — трехразрядный бинарный делитель частоты. В зависимости от включенного диапазона трансивера выбор коэффициента деления делителя (2-4-8) определяется релейным коммутатором К1—КЗ и логическим коммутатором на микросхеме DD4. Спектр частот гетеродина, получаемых на выходе ДПКД при Fпч равной 8,862 МГц, в зависимости от рабочего диапазона приведен в табл. 1.

На микросхеме DD5 выполнены сумматор и буферные каскады. С выхода первого элемента DD5 сигнал подается на вход системы стабилизации частоты FLL (через вывод 11 узла А8-1), с выхода второго — на вход цифровой шкалы (вывод 12 узла).

Сигнал гетеродина для первого смесителя трансивера должен быть, по возможности, чистым и монохромным. Для этого сигнал прямоугольной формы после элемента DD5 3 с помощью микросхемы DD6 и трансформатора Т1, работающего как формирующий контур, преобразуется в синусоидальный сигнал.

Широкополосный усилитель на транзисторе VT3 имеет усиление около +14 дБ и равномерную АЧХ до частоты 40 МГц. Частота среза ФНЧ L1C14C15C16L2 равна 25 МГц. На частотах 19. 20 МГц на выходе узла А8-1 должна быть чистая синусоида амплитудой 200. 250 мВ на нагрузке 50 Ом. На диапазонах, где частота ниже, будут наблюдаться искажения синусоиды и увеличение ее амплитуды.

Схема устройства стабилизации частоты FLL (узел А10) приведена на рис. 17. Сигнал ГПД поступает на линейку бинарных счетчиков микросхемы DD1 и DD2 с изменяющимися коэффициентами деления (М). Необходимый коэффициент деления DD1 выбирается с помощью реле К1— К4. Коэффициенты деления счетчика DD2 выбраны постоянными: 1024 и 4096. На микросхеме DD3 выполнен цифровой смеситель. На вход D микросхемы DD3 подается сигнал опорной частоты с кварцевого генератора DD4 50 МГц. На вход С микросхемы DD3 подается тактовая частота, т.е. частота ГПД, поделенная с помощью DD1 и DD2 на число М. Импульсы коррекции, которые снимаются с выхода Q12 микросхемы DD2, поступают на транзисторный ключ VT2. Эта частота отличается на два двоичных порядка и берется с той же DD2 с выхода Q10. Ключи VT1 и VT2 управляют работой интегратора, выполненного на микросхеме DA1 С выхода интегратора напряжение управления подается на варикап ГПД.

Схема заимствована из [6], но от первоисточника отличается некоторыми доработками. В частности, на выходе первого бинарного счетчика микросхемы DD1 установлен релейный коммутатор выбора коэффициента деления в зависимости от рабочего диапазона трансивера. В цифровом смесителе DD3 применена быстродействующая микросхема 74АС74, а ключевые транзисторы VT1 и VT2 заменены на более высокочастотные. Также в устройство введен дополнительный операционный усилитель DA2. На половине ОУ DA2.1 выполнен сумматор, задача которого — уменьшить размах управляющего напряжения на выходе интегратора DA1 относительно опорного напряжения +7,5 В. Если на выходе микросхемы DA1, в точке соединения резисторов R7 и R15, управляющее напряжение может изменяться в пределах 0. +11 В то на выходе DA2 это напряжение уже будет +5,5. 9,5 В. Это сделано для того, чтобы не вскрывать герметично запаянный ГПД от Р-107М и не подбирать конденсатор С9 номиналом 270 пФ, включенный последовательно с варикапом VD1. Нижняя граница управляющего напряжения не должна быть меньше уровня +5,5 В, так как на варикап в ГПД Р-107М уже подано (внутри) напряжение смещения этой же величины (см. рис. 15). Отношение величин резисторов R14 и R15 определяет границы изменения выходного напряжения и может подбираться для конкретного экземпляра генератора от Р-107М.

Инвертор, выполненный на DA2.1, позволяет сохранить полярность управляющего напряжения относительно выхода DA1.

Как источник образцовой частоты DD4, применен интегральный кварцевый генератор СХО-43В на частоту 50 МГц от старого компьютера с TTL уровнем на выходе.

Выводы 14 и 15 узла А10 связаны между собой через внешний переключатель (например, кнопочный), находящийся на передней панели трансивера рядом с ручкой настройки. При замкнутом переключателе осуществляется перестройка трансивера, при разомкнутом — захват частоты.

При указанных на схеме номиналах резисторов R5 и R12 время полного цикла интегратора DA1 (от минимального до максимального уровня напряжения на выходе) составляет 50. 60 с. Это соответствует генератору с малым дрейфом (выбегом) частоты. Если у ГПД время дрейфа более 600 Гц/мин (попадаются и такие экземпляры, видимо, с нарушением герметизации или подвергшиеся ударным нагрузкам), следует уменьшить номиналы R5 и R12 до 1 МОм, т.е. резко сократить время цикла интегратора до нескольких секунд.

Для работы SSB и CW система стабилизации FLL практически может и не применяться, а включать ее следует только для цифровых видов связи. Точность удержания захваченной частоты при работе системы Р1_1_лучше ±10 Гц в течение нескольких часов.

В узле А8-2 (рис. 18) размещены фильтры нижних частот 5-го порядка, служащие для улучшения спектральной чистоты сигнала гетеродина трансивера. Частоты срезов фильтров: L1C1-C3L2 — 6 МГц; L3C4-C6L4 — 11,3 МГц; L5C7-C9L6 — 13,5 МГц; L7C10-С12L8 — 17 МГц. ФНЧ диапазонов 10 и 28 МГц находится на плате ДПКД, а в узле А8-2 вместо него подключается согласующий аттенюатор. На выходе узла А8-2 амплитуда и форма сигнала (синусоида) соответствуют норме на всех рабочих частотах гетеродина.

Реле К1 и К2 — переключатель гетеродинов (основной или вспомогательный).

Цифровая шкала трансивера, узел А11 (рис. 19), каких-либо особенностей не имеет, а ее схема и конструкция могут быть другими отличными от предлагаемой.

Второй ГПД трансивера, узел А13, выполнен по схеме приведенной на рис. 20. Аналогичный вариант некогда был применен в предыдущих разработках автора, например, в трансивере «Largo-91». И именно с таким ГПД проводились измерения основных параметров трансивера. Установка второго ГПД в трансивер не обязательна, но может быть проведена как альтернатива в отсутствии генератора от Р-107М (на всех желающих вряд ли хватит!).

ГПД состоит из шести идентичных по схемотехнике генераторов, но отличающихся друг от друга параметрами частотозадающих цепей и отсутствием резистора в эмиттерной цепи транзисторов буферных каскадов. Резистор R11 является общим для всех шести генераторов. Генераторы перестраиваются шестисекционным конденсатором переменной емкости. На рис. 20 показана схема одного из шести генераторов. Номиналы резисторов и конденсаторов для каждого генератора приведены в табл. 2. Переключение генераторов осуществляется подачей напряжения питания +5,6 В на выводы 2-7 узла А13. Выход генератора следует подключать к узлу А8-2 через ФНЧ, аналогичный L1C14C15C16L2 на плате ДПКД.

Цифровая шкала, как на рис. 19. Система FLL также подходит для второго ГПД, но из схемы следует исключить микросхему DA2, а сигнал управления на варикапы расстройки ГПД снимать с точки соединения резистора R7 и конденсатора С12.

  1. Kl s Sp rgaren, PAOKSB Frequency Stabilization of L-C Oscillators. — QEX, 1996, February.